IP核

Advinno 经过硅验证的 IP 为设计人员提供了广泛的可综合实施 IP、硬化 PHY 以及用于 ASIC、FPGA 和 SoC 设计的验证 IP。 Advinno 内部 IP 产品组合包括总线接口、混合信号、数据转换器、多媒体、电源管理和 SERDES。

• 总线接口 IP 包括基于数字和混合信号标准的连接 IP，例如 1G 和 10G SerDes（支持 GPON/EPON 应用以及 XFI 和 10G BASE-KR 背板应用）、PCI-e 3.0/2.0、SATA 3.0/ 2.0/1.0、SAS 2/1、USB3.0/2.0/1.0、HDMI V1.4 TX 和 RX、Interlaken/Double XAUI、XAUI、SGMII、SRIO、光纤通道、AHB/AXI 和以太网。
• 数据转换器 IP 包括 SAR 和流水线 ADC 以及宽带宽、高精度和高速 DAC。
• 混合信号IP包括LVDS、电源管理、DC-DC转换器、时钟发生器IP、3.3V/2.5V耐高压/驱动I/O等。
• 存储器元件 IP 包括 TSMC 的许多产品，包括单端口和双端口存储器编译器，并且还提供存储器类型。
• 外围核心IP包括 DDR2/3 控制器和 PHY IP 高达 1600Mbps 硅验证 IP（下一代目标为 2133Mbps），采用引线键合和倒装芯片解决方案。
• 处理器 IP 包括 MCU/MPU 和强化 ARM 处理器内核，其中包括用于快速原型设计的 ARM 开发平台。

这些 IP 已在全球客户群的 ASIC 项目中经过硅和生产验证。
Advinno 在各种 IP 方面的丰富经验与全面的定制灵活性相结合，使客户能够快速满足产品要求并同时实现市场目标。 Advinno 在集成广泛的 IP 方面享有盛誉，并拥有全套设计服务和经验丰富的技术团队，致力于开发解决当今 ASIC 设计复杂性的设计流程。